MC9S12E64CPVE IC MCU 16BIT 64KB FLASH 112LQFP N✖P États-Unis Inc.

Introduction au projet

Résumé
La famille MC9S12E est une famille de MCU à usage général à faible coût de 112/80 broches.Tous les membres de la famille MC9S12E sont composés de périphériques standard sur puce, y compris une unité centrale de traitement de 16 bits (CPU HCS12)., jusqu'à 256 K de flash EEPROM, jusqu'à 16 K de RAM, trois modules d'interface de communication en série asynchrone (SCI), une interface périphérique en série (SPI), un bus inter-IC (IIC),trois modules de chronométrage à 16 bits à 4 canaux (TIM), un modulateur d'impulsion de 15 bits de 6 canaux avec module de protection contre les défauts (PMF), un modulateur de largeur d'impulsion de 8 bits de 6 canaux (PWM), un convertisseur analogique-numérique (ADC) de 10 bits de 16 canaux,et deux convertisseurs numériques-analogiques (DAC) à 8 bits à 1 canal. La famille MC9S12E possède des chemins de données complets de 16 bits. L'inclusion d'un circuit PLL permet d'ajuster la consommation d'énergie et les performances en fonction des besoins opérationnels.En plus des ports d'E/S disponibles sur chaque module, 16 bits de port d'E/S dédiés sont disponibles avec la possibilité de réveil en mode STOP ou WAIT.un régulateur de tension basé sur la bande passante sur puce (VREG) génère la tension d'alimentation numérique interne de 2.5V (VDD) à partir d'une plage d'alimentation externe de 3,135V à 5,5V.

Caractéristiques

• HCS12 Core à 16 bits

i. Compatible vers le haut avec le jeu d'instructions M68HC11.
ii. Modèle d'empilage et de programmation d'interruption identique à M68HC11
iii. Chaîne d'attente des instructions
iv. Adressage indexé amélioré
¢ Contrôle de la cartographie des modules (CMM)
Le contrôle d'interruption (INT)
Module de débogage en arrière-plan (BDM)
¢ Débogueur (DBG12) comprenant les points de rupture et le tampon de suivi des changements de flux
L'interface de bus externe multiplexée (MEBI)
• Les entrées d'interrupteur de réveil
¢ Jusqu'à 16 bits de port disponibles pour la fonction d'interruption de réveil avec filtrage numérique
• Options de mémoire
¢ EEPROM flash 32K, 64K, 128K ou 256K en octet
¢ RAM de 2K, 4K, 8K ou 16K octets
• Deux convertisseurs numériques à analogiques (DAC) à un canal
Résolution de 8 bits
• Convertisseur analogique en numérique (ADC)
Module à 16 canaux avec une résolution de 10 bits
 capacité de déclenchement de conversion externe
• Trois chronomètres à 4 canaux (TIM)
¢ Capture ou comparaison de canaux d'entrée ou de sortie programmables
Mode PWM simple
Réserver le compteur de modules
¢ Compte des événements extérieurs
Accumulation de temps limitée
• 6 canaux PWM (PWM)
Période et cycle de travail programmables
- 8 bits 6 canaux ou 16 bits 3 canaux
- contrôle séparé pour chaque largeur d'impulsion et cycle de travail
Les sorties sont orientées vers le centre ou vers la gauche.
Logique de sélection d'horloge programmable avec une large gamme de fréquences
¢ Entrée rapide d'arrêt d'urgence
• Modulateur de largeur d'impulsion à 6 canaux avec protection contre les pannes (PMF)
Trois compteurs indépendants de 15 bits avec mode synchrone
L'exploitation de canaux complémentaires
Signals PWM alignés sur les bords et le centre
¢ insertion de temps mort programmable


Trois broches d'entrée du capteur de courant
• Interfaces série
Trois interfaces de communication en série asynchrone
L'interface périphérique en série synchrone (SPI)

• Générateur d'horloge et de réinitialisation (CRG)
¢ Un chien de garde de la police à la fenêtre
¢ Interruption en temps réel
Moniteur d'horloge
L'oscillateur Pierce ou Colpitts à faible courant
¢ Multiplicateur de fréquence d'horloge en boucle à verrouillage de phase
Le mode "Auto-Clock" en l'absence d'une horloge externe
¢ Horloge de référence à faible puissance de 0,5 à 16 MHz avec oscillateur cristallin
• Fréquence de fonctionnement
La fréquence de 50 MHz est équivalente à la vitesse de bus de 25 MHz.
• Régulateur interne de 2,5 V
La tension d'entrée est comprise entre 3,135 V et 5,5 V.
Capacité de fonctionnement en mode faible consommation
Inclut les circuits de réinitialisation à basse tension (LVR)
Inclut les circuits à basse tension (LVI)
• 112-pin LQFP ou 80-pin QFP
¢ Jusqu'à 90 lignes d'entrée/sortie avec une capacité d'entrée et d'entraînement de 5 V (112 broches)
- jusqu'à deux lignes dédiées à l'entrée 5V seulement (IRQ et XIRQ)
16 entrées de convertisseur A/D de 3,3 V/5 V
• Soutien au développement.
Le mode de débogage de fond à fil unique
¢ Les points de rupture du matériel sur la puce
Des fonctionnalités de débogage améliorées