SPC5748GGK1MMJ6 IC MCU 32BIT 6MB FLSH 256MAPPBGA N✖P États-Unis Inc.

Définition

Ce microcontrôleur est un dispositif système-sur-puce (SoC) de 32 bits destiné à être utilisé dans les applications de commande de moteur de milieu de gamme et de commande de transmission automobile.
Il est compatible avec les appareils de la famille MPC5600 de Freescale et offre des performances et des capacités au-delà des appareils MPC5632M.
Le noyau du processeur hôte e200z4 du microcontrôleur est construit sur la technologie Power Architecture® et conçu spécifiquement pour les applications embarquées.ce noyau prend en charge les instructions pour le traitement du signal numérique (DSP).
L'appareil dispose de deux niveaux de hiérarchie de mémoire composés de 8 Ko de cache d'instructions, soutenu par une SRAM sur puce de 128 Ko et une mémoire flash interne de 2 Ko.
Pour le développement, l'appareil comprend un bus d'étalonnage qui n'est accessible qu'en utilisant le système d'étalonnage vertical Freescale.

• Le noyau de l'architecture de puissance de 150 MHz e200z4

– Variable length instruction encoding (VLE)
L'architecture superscalaire avec 2 unités d'exécution
¢ Jusqu'à 2 instructions entières ou en virgule flottante par cycle
¢ jusqu'à 4 opérations de multiplication et d'accumulation par cycle
• Organisation de la mémoire
- 2 Mo de mémoire flash sur puce avec ECC et lecture-écriture (RWW)
¢ SRAM sur puce de 128 Ko avec fonction de veille (32 Ko) et ECC
- 8 KB de cache d'instructions (avec verrouillage de ligne), configurable en 2 ou 4 voies
- 14 + 3 KB de code et de mémoire vive eTPU
️ 4 ️ 4 interrupteurs à barres transversales (XBAR)
– 24-entry MMU
• Défaillance de la protection sécuritaire
Unité de protection de la mémoire à 16 entrées (MPU)
Unité CRC avec 3 sous-modules
Sensor de température de jonction
• Interrompre
¢ Contrôleur d'interruption configurable (INTC) avec interruption non masquable (NMI)
¢ eDMA à 64 canaux
• chaînes de télévision en série
3 modules eSCI
3 modules DSPI (2 d'entre eux prennent en charge le micro deuxième canal en aval [MSC])
3 modules FlexCAN avec 64 tampons de messages chacun
1 module FlexRay (V2.1) jusqu'à 10 Mbit/s avec double ou simple canal, 128 objets de message, ECC
• 1 éMIOS
24 chaînes unifiées
• 1 eTPU2 (eTPU de deuxième génération)
32 chaînes standard
1 module de réaction (6 canaux avec 3 sorties par canal)
• 2 convertisseurs analogiques à numériques en file d'attente améliorés (eQADC)
- Quarante canaux d'entrée de 12 bits (multiplexés sur 2 ADC); élargis à 56 canaux avec des multiplexateurs externes
6 files d'attente
¢ le soutien au déclenchement et à la DMA
Temps de conversion minimum de 688 ns
• Chargeur CAN/SCI Bootstrap intégré avec module d'assistance au démarrage (BAM)
• Nexus: classe 3+ pour le noyau; classe 1 pour l'eTPU
• JTAG (5 broches)
• Sémaphore de déclenchement du développement (DTS)
¢ épingle EVTO pour la communication avec un outil externe
• Génération d'horloges
L'oscillateur principal de 4 à 40 MHz sur puce
– On-chip FMPLL (frequency-modulated phase-locked loop)
• Jusqu'à 112 lignes d'E/S à usage général
¢ programmable individuellement comme entrée, sortie ou fonction spéciale
¢ seuil programmable (hystérésis)
• Modes de réduction de puissance: ralenti, arrêté et en veille
• Système d'approvisionnement flexible
- 5 V d'alimentation unique avec ballast extérieur
– Multiple external supply: 5 V, 3.3 V, and 1.2 V