SPC5645BF0VLT1R IC MCU 32BIT 2MB FLASH 208TQFP N✖P USA Inc.

Le Qorivva MPC5645S représente une nouvelle génération de microcontrôleurs 32 bits destinés aux applications de groupes d'instruments automobiles à puce unique.Les dispositifs MPC5645S font partie de la famille MPC56xxS de dispositifs basés sur Power Architecture®. This family has been designed with an emphasis on providing cost-effective and high quality graphics capabilities in order to satisfy the increasing market demand for color Thin Film Transistor (TFT) displays within the vehicle cockpitLes fonctions classiques de cluster, telles que la commande à jauge, le compteur en temps réel et la génération sonore, sont également intégrées à chaque appareil.

Liste des fonctionnalités
• Compatible avec le livre E de l'architecture Power de 32 bits en double édition
Complexe du noyau du processeur (e200z4d)
Unité de gestion de la mémoire (MMU)
4 KB, cache d'instructions à 2/4 voies
• 2 Mo de mémoire flash ECC sur puce avec:
- Contrôleur de mémoire flash
¢ Les tampons de précommande
• 64 Ko de mémoire vive ECC sur puce
• SRAM graphique non ECC sur puce de 1 MB avec deux ports
contrôleur SRAM graphique
• Unité de protection de la mémoire (MPU) avec jusqu'à 16 descripteurs de région
et la granularité de la région de 32 octets pour fournir
autorisation d'accès à la mémoire et assurer la séparation
entre différents codes et données
• Contrôleur d'interruption (INTC) avec 181 périphériques
sources d'interruption et huit interruptions logicielles
• Deux boucles à phase verrouillée modulée par fréquence (FMPLL)
Le FMPLL primaire (FMPLL0) fournit une horloge système jusqu'à 125 MHz
¢ le FMPLL auxiliaire (FMPLL1) est disponible en remplacement,
une source d'horloge modulée ou non modulée à
Modules eMIOS, QuadSPI et comme horloge alternative au DCU
et DCU-Lite pour la génération d'horloges de pixels
• L'architecture du commutateur à barres transversales permet l'accès simultané des périphériques,
mémoire flash ou RAM à partir de plusieurs bus
les maîtres
• Contrôleur d'accès direct à la mémoire amélioré à 16 canaux (eDMA)
avec plusieurs sources de demande de transfert utilisant une DMA
Multiplicateur de chaînes
• Module d'assistance au démarrage (BAM) avec 8 KB de ROM dédiée pour intégrer
Le code de démarrage prend en charge les options de démarrage, y compris
téléchargement du code de démarrage via une liaison série (CAN ou SCI)
• Deux unités de commande d'affichage (DCU3 et DCULite) pour la commande directe
un moteur de deux écrans LCD TFT maximum jusqu'à XGA
résolution
• Contrôleur de chronométrage (TCON) et interface RSDS pour le module DCU3
• OpenVG 1.1 2D et accélérateur graphique raster (GFX2D)
• Unité d'entrée vidéo (VIU2) prenant en charge 8/10 bits ITU656
l'entrée vidéo, la conversion YUV en RVB, la réduction de la taille de la vidéo,
dé-entrelaçage, réglage du contraste et réglage de la luminosité.
• Contrôleur DRAM prenant en charge les DRAM DDR1, DDR2 et LPDDR1
• régulateur de moteur pas à pas (SMC)

entraîné dans une configuration complète de double pont H
Module de détection du retour à zéro et de l'arrêt du moteur pas à pas
- détection de court-circuit du moteur pas à pas
• Module générateur sonore (SGM)
️ mélangeur à 4 canaux
Prend en charge la lecture des ondes PCM et les tons synthétisés
¢ sorties PWM ou I2S facultatives
• Deux modules de système d'entrée-sortie modulaire amélioré à 16 canaux (eMIOS)
Supporte une gamme de capture d'entrée de 16 bits, comparaison de sortie, impulsion
Modulation de la largeur et décodeur de quadrature
les fonctions
• Convertisseur analogue-numérique (ADC) à 10 bits
d'une longueur d'onde maximale n'excédant pas 1 μs
¢ Jusqu'à 20 chaînes internes
¢ Jusqu'à 8 canaux externes
• Trois modules d'interface périphérique sérielle (DSPI)
pour les communications en double plein, synchrones, avec
appareils externes
• Contrôleur de mémoire flash série QuadSPI (Poursuivre...)