Le système d'exploitation de l'appareil est basé sur les données de base fournies par le fabricant.

Définition générale

MX25L1005 est un CMOS 1,048La mémoire flash sérielle de 576 bits, qui est configurée en interne comme 131,072 x 8. La MX25L1005 dispose d'une interface périphérique série et d'un protocole logiciel permettant le fonctionnement sur un bus simple à 3 fils.Les trois signaux de bus sont une entrée d'horloge (SCLK), une entrée de données série (SI) et une sortie de données série (SO).
Le MX25L1005 fournit une lecture séquentielle sur toute la puce.
Une fois la commande programme/effacement émise, des algorithmes automatiques programme/effacement qui programment/effacent et vérifient les emplacements de la page ou du secteur/bloc spécifiés seront exécutés.La commande du programme est exécutée sur page (256 octets), et la commande effacer est exécutée sur la puce ou le secteur ((4K-bytes) ou le bloc ((64K-bytes).
Pour faciliter l'interface utilisateur, un registre d'état est inclus pour indiquer l'état de la puce.La commande de lecture d'état peut être émise pour détecter l'état d'achèvement d'un programme ou effacer l'opération via WIP bit.
Lorsque l'appareil n'est pas en fonctionnement et que la CS# est élevée, il est mis en mode veille et absorbe moins de 10 uA de courant continu.
Le MX25L1005 utilise la cellule de mémoire exclusive de MXIC, qui stocke de manière fiable le contenu de la mémoire même après 100 000 cycles de programmation et d'effacement.

Caractéristiques

Généraux
• Interface périphérique en série (SPI) compatible -- Mode 0 et Mode 3
• 1,048,576 x structure à 1 bit
• 32 secteurs égaux avec 4 bytes chacun
- N'importe quel secteur peut être effacé individuellement.
• 2 blocs égaux de 64K bytes chacun
- Tout Bloc peut être effacé individuellement.
• Opération d'alimentation unique
- 2,7 à 3,6 volts pour les opérations de lecture, d'effacement et de programmation
• Fermeture protégée à 100mA de -1V à Vcc +1V
• L'inhibiteur d'écriture à faible coefficient de Vcc est de 1,5 V à 2,5 V.

RÉSULTANCE

• Hautes performances
- Temps d'accès rapide: horloge série de 85 MHz (15 pF + 1 TTL de charge) et horloge série de 66 MHz (30 pF + 1 TTL de charge)
- Temps de programmation rapide: 1,4 ms (typiquement) et 5 ms (maximum) par page (256 octets par page)
- Temps d'effacement rapide: 60 ms (typiquement) et 120 ms (maximum) par secteur (4 K-byte par secteur); 1 s (typiquement) et 2 s (maximum) par bloc (64 K-byte par bloc)
• Faible consommation électrique
- Faible courant actif de lecture: 12 mA (max.) à 85 MHz, 8 mA (max.) à 66 MHz et 4 mA (max.) à 33 MHz
- Faible courant actif de programmation: 15 mA (max.)
- Faible courant d'effacement actif: 15 mA (max.)
- Faible courant de veille: 10 uA (max.)
- Mode d'arrêt de l'alimentation en profondeur 1uA (typique)
• Au moins 100 000 cycles d'effacement/programme

Caractéristiques du logiciel

• Format des données d'entrée
- Code de commande de 1 octet.
• Protection par blocage
- Le bit d'état BP0~BP1 définit la taille de la zone à protéger contre les instructions de programme et d'effacement.
• Algorithme d'effacement et de programmation automatiques
- Efface et vérifie automatiquement les données du secteur sélectionné
- Automatically programs and verifies data at selected page by an internal algorithm that automatically times the program pulse widths (Any page to be programed should have page in the erased state first)
• Caractéristique du registre de statut
• Identification électronique
- JEDEC 2-byte Identifiant du périphérique
- Commande RES, identifiant de périphérique de 1 octet

Caractéristiques du matériel
• Entrée SCLK
- Entrée d'horloge en série
• Input SI
- Entrée de données en série
• Sortie de SO
- Sortie de données en série
• épingle WP#
- Protection contre l'écriture matérielle
• Tenez la broche
- mettre en pause la puce sans la désactiver
• L'emballage
- SOP à 8 broches (150 mil)
- 8 USON terrestres (2x3x0,6 mm) *
Nom?