W9464G6KH-5 IC DRAM 64MBIT PAR 66TSOP II Électronique par câble

Définition générale

W9425G6DH est une mémoire d'accès aléatoire dynamique synchrone à double débit de données CMOS (DDR SDRAM), organisée en 4,194En utilisant une architecture en pipeline et une technologie de processus de 0,11 μm, W9425G6DH offre une bande passante de données allant jusqu'à 500 M mots par seconde (-4).Pour se conformer pleinement à la norme industrielle des ordinateurs personnels, W9425G6DH est classé en quatre niveaux de vitesse: -4, -5, -6 et -75. Le -4 est conforme à la spécification DDR500/CL3. Le -5 est conforme à la spécification DDR400/CL3.Le -6 est conforme à la DDR333/CL2.5 spécification (le grade -6I qui est garanti pour supporter -40°C ~ 85°C). Le -75 est conforme à la spécification DDR266/CL2 (le grade 75I qui est garanti pour supporter -40°C ~ 85°C).

Caractéristiques

• alimentation de 2,5 V ± 0,2 V pour le DDR266/DDR333
• Apporte d'alimentation de 2,6 V ±0,1 V pour le DDR400/DDR500
• Fréquence d'horloge jusqu'à 250 MHz
• Architecture à double débit de données; deux transferts de données par cycle d'horloge
• Entrées d'horloge différentielle (CLK et CLK)
• Le DQS est aligné sur les bords avec les données de lecture; aligné au centre avec les données d'écriture
• CAS latence: 2, 2,5 et 3
• Longueur des éclats: 2, 4 et 8
• Autorefraîchissement et auto-refraîchissement
• Désactivation préchargée et active
• Écrire un masque de données
• Écrire latence = 1
• intervalle de rafraîchissement de 7,8 μS (8K / 64 mS de rafraîchissement)
• Cycle de mise à jour maximal: 8
• Interface: SSTL_2
• Emballé en TSOP II 66 broches, 400 mil, 0,65 mm d'envergure, sans Pb et conforme à la réglementation RoHS