IDT70T3319S133DD IC SRAM 4.5MBIT PARALLEL 144TQFP Renesas Electronics America Inc. Il est également utilisé pour les télécommunications.

Définition

L'IDT70T651/9 est une RAM statique à double port asynchrone 256/128K x 36 à grande vitesse.L'IDT70T651/9 est conçu pour être utilisé comme une RAM à double port 9216/4608K-bit autonome ou comme une combinaison de RAM à double port MAS TER / SLAVE pour un système de mots de 72 bits ou plus. L'utilisation de l'approche IDT MASTER/SLAVE Dual-Port RAM dans les applications de système de mémoire de 72 bits ou plus larges se traduit par un fonctionnement sans erreur à pleine vitesse sans avoir besoin de logique discrète supplémentaire.
Cet appareil fournit deux ports indépendants avec des broches de commande, d'adresse et d'E/S séparées qui permettent un accès asynchrone indépendant pour les lectures ou les écritures vers n'importe quel emplacement de la mémoire.Une fonction d'arrêt automatique de l'alimentation contrôlée par la puce permet (CE0 ou CE1) de permettre aux circuits sur la puce de chaque port d'entrer dans un mode de puissance en veille très faible.
L'IDT70T651/9 dispose d'un mode RapidWrite qui permet au concepteur d'effectuer des opérations d'écriture back-to-back sans pulser l'entrée R/W à chaque cycle.Ceci est particulièrement important pour les temps de cycle de 8 et 10 ns de l'IDT70T651/9, facilitant les considérations de conception à ces niveaux de performances élevées.
Le 70T651/9 peut supporter une tension de fonctionnement de 3,3 V ou 2,5 V sur un ou les deux ports, contrôlée par les broches OPT. L'alimentation du noyau du dispositif (VDD) est de 2,5 V.

Caractéristiques

◆ Véritables cellules de mémoire à double port qui permettent l'accès simultané du même emplacement de mémoire
◆ Accès à haut débit
¢ Commercial: 8/10/12/15 jours maximum
Pour les produits industriels: 10/12ns (max.)
◆ Le mode RapidWrite simplifie les cycles d'écriture consécutifs à grande vitesse
◆ Les puces doubles permettent d'étendre la profondeur sans logique externe
◆ L'IDT70T651/9 permet d'élargir facilement la largeur du bus de données à 72 bits ou plus à l'aide de la sélection maître/esclave lorsque plusieurs appareils sont en cascade
◆ M/S = VIH pour le drapeau de sortie BUSY sur Master, M/S = VIL pour l'entrée BUSY sur Slave
◆ Des drapeaux occupés et interrompues
◆ logique d'arbitrage des ports sur puce
◆ Une prise en charge complète du matériel sur la puce pour la signalisation des sémaphores entre les ports
◆ Opération entièrement asynchrone depuis les deux ports
◆ Contrôles d'octets séparés pour la compatibilité de bus multiplexés et de bus
◆ Entrées en mode veille sur les deux ports
◆ Prend en charge les fonctionnalités JTAG conformes à l'IEEE 1149.1
◆ alimentation unique de 2,5 V (± 100 mV) pour le noyau
◆ L'alimentation électrique de 3,3 V (± 150 mV) /2,5 V (± 100 mV) sélectionnable, compatible LVTTL, pour les I/O et les signaux de commande sur chaque port
◆ Il est disponible dans une gamme de grilles à boules de 256 balles, une gamme de plateaux en plastique à quatre broches de 208 broches et une gamme de grilles à boules de 208 balles.
◆ Une plage de températures industrielles (de 40°C à +85°C) est disponible pour certaines vitesses.